Japanese Patent Office Patent Gazette

Patent No.

2844393

Date of Registration:

October 30, 1999

Date of Publication of Gazette:

January 6, 1998

International Class(es):

G 11 C 16/02

(30 pages in all)

Title of the Invention:

Refreshing Method for Nonvolatile

Memory Device

Patent Appln. No.

8-523401

Filing Date:

November 7, 1995

International Filing No.

PCT/JP95/02260

International Publication No.

WO96/24138

International Publication Date:

August 8, 1996

Date of Filing Substantive Examination:

February 27, 1998

Priority Claimed:

Country: Japan

Filing Date: January 31, 1995

Serial No. 7-14031

Inventor(s):

Hitoshi MIWA and Hiroaki KOTANI.

Patentee(s):

Hitachi, Ltd.

(transliterated, therefore the spelling might be incorrect)

世界知的所有権機関

PCT

国際事務局



特許協力条約に基づいて公開された国際出願

(51) 国際特許分類6

G11C 16/04

(11) 国際公開番号

WO96/24138

A1

(43) 国際公開日

1996年8月8日(08.08.96)

(21) 国際出願番号

(22) 国際出願日

PCT/JP95/02260 1995年11月7日(07.11.95)

-, ____.

02, 010

·

(30) 優先権データ

特顧平7/14031

1995年1月31日(31.01.95)

JΡ

(71) 出順人 (米国を除くすべての指定国について)

株式会社 日立製作所(HITACHI, LTD.)[JP/JP]

〒101 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出順人 (米国についてのみ)

三輪 仁(MIWA, Hitoshi)[JP/JP]

〒198 東京都青梅市新町769番地 Tokyo, (JP)

小谷博昭(KOTANI, Hiroaki)[JP/JP]

〒198 東京都青梅市友田町5丁目519番地9 Tokyo, (JP)

(74) 代理人

弁理士 大日方富雄(OBINATA, Tomio)

〒162 東京都新宿区神楽坂3丁目2番地

雪村ビル2階 Tokyo, (JP)

(81) 指定国

CN, JP, KR, SG, US, 欧州特許(AT, BE, CH, DE, DK, ES, FR,

GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類


国際調査報告書

(54) Title: NONVOLATILE MEMORY DEVICE AND REFRESHING METHOD

(54) 発明の名称 不揮発性記憶装置およびリフレッシュ方法

(57) Abstract

In a write operation, data of a plurality of bits is converted to data (multi-value data) corresponding to the combinations of bits by a logic circuit, and the converted data are sequentially transferred to a latch circuit connected to bit lines of a memory array. Write pulses are generated in accordance with the data held by the latch circuit and then applied to a memory device in a select state so as to impart a threshold value corresponding to the multi-value data to the memory device. In a read operation, the read voltage is changed to an intermediate value of the respective threshold voltages so as to read out the state of the memory device. The read voltage is then transferred to a register storing the multi-value data and held by it. The original bit data is restored by an inverse conversion logic circuit on the basis of the multi-value data stored in this register. Therefore, the peripheral circuits of the memory array can be kept at a relatively small scale, and the write operation can be accomplished within a short time.



(1) controller	,
(1) address gumaretion: sector (R) address	1
(3) comment pomeration: write, erase, erase	
yearity, refresh	
(4) I/O address command sultiplemen	:
(\$) binary data imput/output	1
(6) himary register	:
(7) multi-value flash mesory	:
(8) command	
(9) operation mode signal	

11 ... write data paneration: 2 bit - 4 value

13 ... sense laten

id ... detection data generation: 4-value = 2 bit opportune

14 ... command register

10 ... separation

20 ... all "0" or "1" judgmount

23 ... 1/0 address commend buffer
23 ... control signal generation dirous

24 ... address requeter

23 ... data register

(19)日本国特許庁 (JP) (12) 特許公報 (B2) (11)特許番号

第2844393号

(45)発行日 平成11年 (1999) 1月6日

(24)登録日 平成10年(1998) 10月30日

(51) Int. Cl. 6

G11C 16/02

識別記号

FΙ

G 1 1 C 17/00

641

614

請求項の数5 (全30頁)

(21)出願番号 特願平8-523401

(86)(22)出願日

平成7年 (1995) 11月7日

(86)国際出願番号

PCT/JP95/02260

(87)国際公開番号

WO96/24138

(87)国際公開日

平成8年(1996)8月8日

審査請求日

平成10年(1998)2月27日

(31)優先権主張番号

特願平7-14031

(32)優先日 (33)優先権主張国 平7 (1995) 1月31日 日本 (JP)

早期審查対象出願

(73)特許権者 999999999

株式会社 日立製作所

東京都千代田区神田駿河台4丁目6番地

(72)発明者 三輪 仁

東京都青梅市新町769番地

(72)発明者 小谷 博昭

東京都青梅市友田町5丁目519番地9

(74)代理人 弁理士 大日方 富雄

審査官 広岡 浩平

(56)参考文献 特開 平4-238196 (JP.A)

特開 平4-57294 (JP. A)

特開 平1-134793 (JP. A)

(58)調査した分野(Int. Cl. 1, DB名)

G11C 16/00

(54) 【発明の名称】 不揮発性記憶装置のリフレッシュ方法

1

(57)【特許請求の範囲】

【請求項1】メモリセルのしきい値を2段階以上に設定するとともに、ワード線のレベルを2段階以上に変化させてメモリセルの読み出しを行なうことで一つのメモリセルに2ビット以上のデータを記憶させるように構成された不揮発性記憶装置において、すべてのメモリセルに対して弱い消去パルスを印加してしきい値を高くした後、所定のワード線電圧により読み出されたデータに基づいてしきい値が高くされ過ぎたメモリセルに書き込みパルスを印加してしきい値のばらつきを小さくすることを特徴とする不揮発性記憶装置のリフレッシュ方法。

【請求項2】メモリセルのしきい値の中間にワード線の 読み出し電圧を設定してメモリセルのデータをセンスラ ッチ回路に読み出して保持する第1の動作と、上記セン スラッチ回路の保持データをすべて反転する第2の動作 2

と、ワード線を上記読み出し電圧よりも低い電圧に設定してベリファイを行ない該ベリファイ電圧より高いしきい値を有するメモリセルに対応するセンスラッチ回路の保持データを"1"に設定する第3の動作とにより書き込みパルスを印加するメモリセルを特定することを特徴とする請求項1に記載の不揮発性記憶装置のリフレッシュ
ちま

【請求項3】上記しきい値のばらつきを小さくする処理は、書き込み/消去の回数が所定回数に達したとき、リ 10 セット信号が入力されたとき、電源がオフされる直前、電源投入直後、またはスタンバイ状態において一定周期毎、のいずれか一つもしくは二以上において実行することを特徴とする請求項1または2に記載の不揮発性記憶装置のリフレッシュ方法。

【請求項4】第1の消去パルスを印加することにより、

そのしきい値が第1の方向へ移動し、書込みパルスを印加することにより、そのしきい値が上記第1の方向とは異なる方向へ移動する複数のメモリセルを有し、それぞれのメモリセルのしきい値は、複数ビットのデータとして読み出される不揮発性記憶装置において、

しきい値を上記第1の方向へ移動させる量が上記第1の 消去パルスよりも少ない第2の消去パルスを上記複数の メモリセルへ印加する第1の過程と、

上記第1の過程の後であって、所定の電圧を上記メモリセルへ印加することにより、そのしきい値が所定の値よりも上記第1の方向へ移動したメモリセルを特定する第2の過程と、

該特定されたメモリセルに対して上記書込みパルスを印加する第3の過程とを備えることを特徴とする不揮発性記憶装置のリフレッシュ方法。

【請求項5】上記それぞれのメモリセルのしきい値は、 2ビットのデータとして読み出されることを特徴とする 請求項1、2、3または4に記載の不揮発性記憶装置の リフレッシュ方法。

【発明の詳細な説明】

技術分野

本発明は、半導体記憶装置さらには不揮発性半導体記 憶装置における多値情報の記憶方式に適用して特に有効 な技術に関し、例えば複数の記憶情報を電気的に一括消 去可能な不揮発性記憶装置(以下、単にフラッシュメモ リという)に利用して有効な技術に関するものである。 背景技術

フラッシュメモリは、FAMOSと同様にコントロールゲートおよびフローティングゲートを有する不揮発性記憶素子をメモリセルに使用しており、1個のトランジスタでメモリセルを構成することができる。かかるフラッシュメモリにおいては、書き込み動作では、第12図に示すように不揮発性記憶素子のドレイン電圧を5V程度にし、コントローゲートが接続されたワード線を-10V程度にすることにより、トンネル電流によりフローティングゲートから電荷を引き抜いて、しきい値電圧が低い状態(論理"0")にする。

消去動作では、第13図に示すように、P型半導体領域 pwellを-5V程度にし、上記ワード線を10V程度にしてトンネル電流を発生させてフローティングゲートに負電荷を注入して、しきい値を高い状態(論理"1")にする。これにより1つのメモリセルに1ビットのデータを記憶させるようにしている。

ところで、記憶容量を増大させるために1メモリセル中に2ビット以上のデータを記憶させる、いわゆる「多値」メモリの概念が提案されている。この多値メモリに関する発明としては、特開昭59-121696号などがある。

従来のフラッシュメモリでは、隣接ビットへの書込み ・読み出し・消去動作に伴い生じる弱い書込み (ディス タープ) 及び自然リーク (リテンション) によりしきい 値のばらつきが増大し、論理 "0"、論理 "1"に対応するしきい値のばらつき分布形状の半値幅(第3図に示されているような山型のばらつき分布のピーク値の1/2の位置での幅)が時間の経過とともに大きくなることが知られている。今後のISIの電源電圧の低電圧化に伴い、メモリセルのしきい値電圧は、ばらつき分布形状の経時的広がりにより読出し電圧に対する電圧余裕範囲を越えてしまい、誤動作が起こり得るという問題点があることを本発明者は発見した。

10 特に、しきい値の差異により複数ビットのデータを一つの記憶素子に記憶させる多値メモリにおいては、各データに対応するしきい値電圧の差は小さいので、上記問題点は顕著となる。さらに、フラッシュメモリにあっては、不揮発性記憶装置固有の消去及び書込みベリファイ動作があるため、多値メモリ固有の処理時間及び回路規模は最小限に抑制すべきであるという技術的課題がある。

この発明の目的は、回路の規模の増大を最少に抑え、 かつ短時間で高精度の書込み、読み出し、消去動作を実 20 現可能な多値記憶型不揮発性記憶装置を提供することに ある。

この発明の他の目的は、しきい値のばらつき分布形状 を急峻化させる方法およびこれによって低電圧での安定 した動作が可能な不揮発性記憶装置を提供することにあ る。

この発明の前記ならびにほかの目的と新規な特徴は、 本明細書の記述及び添付図面から明らかになるであろう。

発明の開示

30 本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。すなわち、

(1) データ書き込み時には複数ビットのデータをデータ変換論理回路によりそのビットの組合せに応じたデータ(多値データ)に変換して、変換されたデータをメモリアレイのビット線に接続されたラッチ回路に順次転送し、該ラッチ回路に保持されたデータに応じて書き込みパルスを生成して選択状態の記憶素子に印加することで、多値データに対応したしきい値を有する状態にさせるとともに、データ読み出し時には読み出し電圧をそれぞれのしきい値の中間に変化させて記憶素子の状態を読み出して多値データを記憶するレジスタに転送させて保持させ、該レジスタに記憶された多値データに基づいて逆データ変換論理回路により元のデータを復元させるようにしたものである。

(2)メモリアレイ内の記憶素子に対して弱い消去動作を実行した後、ワード線を読み出しレベルよりも低く、且つ、ベリファイレベルよりも高いしきい値を有する記憶素子を検出して該記憶素子のしきい値がベリファイ電50 圧よりも低い値になるように書込みを実行することで、

各入力データに対応して書き込まれた記憶素子のしきい 値電圧のばらつき分布形状の広がりを狭くするようにし たものである。

上記した(1)の手段によれば、メモリアレイの周辺 回路規模を比較的小さく押さえることができるととも に、書込み動作においては、ワード線のベリファイ電圧 値を消去のためのワード線電圧に近い側から遠ざかる方 向に所定の値だけ順次変更する(第3図の(1)~

(4)を参照)ことにより、書込みパルスの総数すなわち書込み時間は、ベリファイ電圧をランダムに設定する多値フラッシュメモリの方式に比べて小さくすることができ、短時間での書込み動作が実現できる。

また、上記(2)の手段により、ディスタープやリテンション等により広がった記憶素子のしきい値電圧のばらつき分布形状を書込み完了直後とほぼ同等の急峻な形状に戻すことができる。

図面の簡単な説明

第1図は、この発明に係る1メモリセルに書き込まれる/読み出される2ビットデータを各メモリセルに物理的に書込み/読み出されるレベルである4値データに変換する演算の一実施例を示す説明図である。

第2図は、データ変換論理回路により変換された4値 データを元の2ビットデータに逆変換する演算の一実施 例を示す説明図である。

第3図は、上記4値データとメモリセルのしきい値と の関係を示す説明図である。

第4図は、本発明に係る多値フラッシュメモリの一実 施例の概略を示すプロック図である。

第5図は、実施例の多値フラッシュメモリの書込み手順を示すフローチャートである。

第6図は、実施例の多値フラッシュメモリの書込み動作波形を示すタイミングチャートである。

第7図は、実施例の多値フラッシュメモリの書込み方式と他の書込み方式との違いを示す波形図である。

第8図は、実施例の多値フラッシュメモリの読出し手順を示すフローチャートである。

第9図は、実施例の多値フラッシュメモリの読出し動 作波形を示すタイミングチャートである。

第10図は、実施例の多値フラッシュメモリ全体の構成 例を示すプロック図である。

第11図は、多値メモリ固有の2ビットデータと4値データとの変換機能をコントローラに持たせた実施例におけるシステムの構成例を示すプロックである。

第12図は、実施例のフラッシュメモリに使用されるメモリセルの構造および書き込み時の電圧状態を示す模式図である。

第13図は、実施例のフラッシュメモリに使用されるメ モリセルの消去時の電圧状態を示す模式図である。

第14図は、実施例のフラッシュメモリに使用されるメモリセルの読み出し時の電圧状態を示す模式図である。

第15図は、内部電源発生回路と発生された電圧を選択してワードドライブ回路等に供給するスイッチング回路を示した説明図である。

第16図は、ワードドライブ回路の構成例を示す回路図である。

第17図は、実施例の多値フラッシュメモリのリフレッシュ方法を示す説明図である。

第18図は、実施例の多値フラッシュメモリのリフレッシュ手順を示すフローチャートである。

10 第19図は、リフレッシュ実行時の動作波形を示すタイミングチャートである。

第20図は、実施例のセンスラッチ回路の構成例を示す 回路図である。

第21図は、センスラッチ回路の作用を示すデータ反転 開始時の回路状態図である。

第22図は、センスラッチ回路の作用を示すデータ反転 終了時の回路状態図である。

第23図は、センスラッチ回路の作用を示すベリファイ 時の回路状態図である。

20 発明を実施するための最良の形態

以下、本発明をフラッシュメモリに適用した場合についてその実施例を図面を用いて説明する。

第1図は、外部から入力される記憶すべきデータとメ モリセルに記憶される多値データとの変換方式を、また 第2図は多値データから元のデータを復元する逆変換方 式を示すものである。

第1図には、特に限定されないが、1メモリセルに2ビットすなわち"00"、"01"、"10"、"11"の何れかを記憶させる場合の変換方式の例が示されている。第1図30の(1)における第1のバイナリデータである"a"と第2のバイナリデータである"b"との組み合わせは4種類有り、各組合せは第1図の(2)に示す3種類の論理演算(aNANDb), (NOTb), (aNORb)を実施することにより、4つのビットのうち"1"の個数が0個、1個、2個、3個という4種類の4値データに変換される。

ここで、上記の演算結果による"1"の個数だけ記憶素子に対して書込み動作すなわち書込みパルスの印加をすれば、各記憶素子のしきい値が書込み回数に応じて、第1図の(3)に示すように4通りなり、2ビットデータ を1メモリセルに書き込むことができる。メモリアレイ内の複数の記憶素子に対して、"00"、"01"、"10"、

"11"のデータをそれぞれ同数ずつ記憶させる場合の各 記憶素子のしきい値分布の変化の様子が第3図に示され ている。

第2図は、データ読み出し原理を示すものである。ワード線の読み出し電圧を、3段階(第3図の各しきい値分布の中間の値)に変化させることにより、同一メモリセルから3種のデータ、"c","d","f"を順次読み出すことができる。そこで、読み出されたデータに対して論50 理演算(d*NANDf)NANDc*を実施することで書き込

3

まれた2ビットのデータのうち一方(a)を復元するこ とができる。また、読み出されたデータのうちdは、そ のままで書き込みデータbと一致する。なお、d*.c* はd.cの反転信号を表わす。

第4図には、第1図および第2図に示した多値データ への変換および逆変換の具体的回路構成の一例が示され ている。

データ書込みに際して、外部から多値フラッシュメモ リへ供給された2nビット長のデータは、スイッチSW1を 介してデータ幅がnビットである2つのバイナリデータ レジスタREG1, REG2にシリアルに格納される。このと き、特に制限されないが、外部から供給されるクロック CLK1により動作されるフリップフロップFF1の出力によ り上記スイッチSW1が切り換えられるとともに、分周回 路DVDでクロックCLK1を分周して得られたCLK1の2倍の 周期のクロックCLK1′が切換え回路CHGを介して供給さ れこのクロックCLK1´に同期してバイナリデータレジス タREG1, REG2がシフトされることにより、入力データは 1ビットずつ交互にバイナリデータレジスタREG1, REG2 に格納される。

第1のバイナリデータレジスタREG1に格納されたデー タ "a"と第2のバイナリデータレジスタREG2に格納され たデータ "b"は、内部のクロック生成回路30から切換え 回路CHGを介して供給されるクロックCLK2に同期してシ フトされ、第1図の(2)の演算を行うデータ変換論理 回路11に1ビットずつ供給され、所定の論理演算後にス イッチSW2を経てメモリアレイ12の一側に設けられてい るnビット長のセンスラッチ回路13に順次転送され、メ モリアレイ12内のメモリセルへの書き込みが実行され る。この書き込み動作については後に詳しく説明する。

上記切換え回路CHGは、メモリ内部の制御を司るシー ケンサ18からの制御信号によってデータ入力時にはクロ ックCLK1′をバイナリデータレジスタREG1, REG2に供給 し、センスラッチ13との間のデータ転送の際にはクロッ ク生成回路30からのクロックCLK2をバイナリデータレジ スタREG1、REG2に供給するように切り換え制御される。

上記データ変換論理回路(データ書込み用演算回路) 11は、上記バイナリデータレジスタREG1, REG2内のデー タa, bをそれぞれ入力端子に受け(aNANDb)の演算を行 なうようにされたNANDゲートG1および (aNORb) の演算 を行なうNORゲートG2と、上記パイナリデータレジスタR EG2のデータbを入力端子に受け (NOTb) の演算を行な うインパータG3とから構成され、スイッチSW2はこれら の論理ゲートG1, G2, G3のいずれかの出力信号を選択して 上記センスラッチ回路13へ供給するように構成されてい る。

一方、データ読出しに際して、メモリアレイ12内の1 本のワード線が読み出し電圧レベルにされることに応じ てビット線上に出現した読み出しデータ "c"は、上記セ ンスラッチ回路13により増幅されてラッチされ、内部の クロックCLK2に同期してスイッチSW3を介して前記バイ ナリデータレジスタREG1にシリアル転送される。

次に、読み出し電圧レベルを変更してセンスラッチ回 路13に読み出されたデータ "d"はスイッチSW3を介して 前記バイナリデータレジスタREG2にシリアル転送され る。さらに、読み出し電圧レベルを変更してセンスラッ チ回路13に読み出されたデータ "f"はスイッチSW3を介 して逆変換論理回路14にシリアル転送される。このと き、バイナリデータレジスタREG1, REG2は、クロックCLK 10 2に同期してシフトされる。

ただし、データ読出し時のクロックCLK2の周期はデー 夕書込み時のクロックCLK2の周期よりも短くて良い。ク ロックCLK2の周期は、シーケンサ18からの制御信号によ ってクロック生成回路30が決定して生成することができ る。ワード線読み出しレベルの変更もシーケンサ18から の制御信号に従って行われる。

上記逆変換論理回路(データ読出し用演算回路)14 は、上記バイナリデータレジスタREG2から出力されるデ ータを入力とするインバータG11と、該インバータG11と 20 の出力と上記センスラッチ回路13からの転送データを直 接入力端子に受けるようにされたNANDゲートG12と、上 記バイナリデータレジスタREG1から出力されたデータを 遅延させて所定のタイミングで出力する遅延回路DLY と、該遅延回路DLYの出力を反転するインバータG13と、 該インバータG13の出力と上記NANDゲートG12の出力とを 入力とするNANDゲートG14とにより構成され、上記バイ ナリデータレジスタREG1、REG2に保持された読み出しデ ータc, dおよびセンスラッチ回路13から直接転送された 読み出しデータfに対して第2図に示した論理演算(d 30 *NANDf) NAND c*を実施する。この演算結果は、スイ ッチSW1を介してデータ入出力端子I/Oへ出力される。

このようにして1ビットのデータが出力されると同時 に、上記バイナリデータレジスタREC2がシフトされて保 持されていたデータ "d" (= b) の1 ビットが出力され る。このとき、パイナリデータレジスタREG1, REG2のシ フト動作はクロックCLK2に同期して行われる。次に、再 び上記バイナリデータレジスタREG1, REG2からデータ "c", "d"の次のビットが読み出され、センスラッチ回 路13から直接転送された読み出しデータ "f"の次の1ビ ットに対して論理演算 (d * NAND f) NAND c * を実施す る。以下、上記と同様の動作を繰り返すことで、逆変換 されて元の2ビットに復元されたデータ "a", "b"がデ ータ入出力端子I/Oより外部へ出力される。

なお、上記のように、逆変換論理回路14で逆変換され たデータ "a"を直ちに入出力端子I/Oへ出力させる代わ りに、逆変換されたデータ "a"を一旦バイナリデータレ ジスタREG1に格納し、全てのビットについて逆変換が終 了した後にバイナリデータレジスタREG2内のデータと交 互に入出力端子I/0へ出力させるように構成しても良

50 い。その場合、上記遅延回路DLYの代わりに、1ビット

のラッチ回路を設けるようにするのが望ましい。

これによって、バイナリデータレジスタREG1内のデータ "c"を1ビット読み出してデータ "d", "f"との論理 演算を行ない、その結果をバイナリデータレジスタREG1 内の元のビット位置に書き込むといった操作が簡単に行 なえるようになる。逆変換後のデータを一旦バイナリデータレジスタREG1, REG2に格納してから外部へ出力する 場合のバイナリデータレジスタREG1, REG2のシフト動作 は、外部からのクロックCLK1に同期して行うように構成 することができる。

この実施例のフラッシュメモリは、特に制限されない が、外部のCPU等から与えられるコマンドを保持するコ マンドレジスタ16と、該コマンドレジスタ16に格納され たコマンドをデコードするコマンドデータ17と、該コマ ンドデータ17のデコード結果に基づいて当該コマンドに 対応した処理を実行すべく上記スイッチSW2, SW3等各回 路に対する制御信号を順次形成して出力するシーケンサ 18とを備えており、コマンドが与えられるとそれを解読 して自動的に対応する処理を実行するように構成されて いる。上記シーケンサ18は、例えばマイクロプログラム 方式のCPUの制御部と同様に、コマンド(命令)を実行 するのに必要な一連のマイクロ命令群が格納されたROM (リードオンリメモリ)からなり、コマンドデコーダ17 がコマンドに対応したマイクロ命令群の先頭アドレスを 生成してシーケンサ18に与えることにより、マイクロプ ログラムが起動されるように構成されている。

詳細な書込み手順は第5図の書込みフローに従い、次のように説明される。

先ず、書込みに先立ち、すべてのメモリセルに対して 一括消去が行なわれる。

これによって、すべてのメモリセルは、最も高いしきい値(約5V)有するようにされ、書き込みデータとして"11"を記憶した状態となる(第3図の(1))。一括消去は、第13図に示すように、ワード線を立ち上げてメモリセルのコントロールゲートCGに10V、ビット線を介してドレインに0V、基板(半導体領域pwell)に-5Vの電圧を印加して、フローティングゲートFGに電子を注入することにより行なう。上記一括消去は、外部CPUから消去を指令する消去コマンドがコマンドレジスタ16に書き込まれることにより実行される。

なお、第13図(第12図,第14図)において、psubはp型半導体基板、pwellはメモリセルの基体となるp型半導体ウェル領域、nisoはデータ消去時(負電圧印加時)に基板psubとの絶縁をとるためのn型半導体アイソレーション領域、p型ウェル領域pwellの表面のn+はメモリセルのソース、ドレイン領域、p型ウェル領域pwellの表面のp+、アイソレーション領域niso表面のn+および基板psubの表面のp+は、各半導体領域に電位を与える電極との接触抵抗を低減するためのコンタクト領域である。特に制限されないが、1つのp型ウェル領域に

は、128本のようなワード線に接続されたメモリセルが 形成され、このような一つのウェル上に形成された全て のメモリセルの一括消去が可能にされている。また、1 つのp型ウェル領域上のメモリセルに対して、ワード線 電位を選択(10V)/非選択(0V)とすることで、ワー ド線単位の消去も可能である。

10

一括消去が終了すると、外部のCPUから書込みコマンドが第4図のコマンドレジスタ16に書き込まれることによりフラッシュメモリは書き込みモードとなる。この書 き込みモードにおいて、所定のタイミングで書き込みデータが入力される。すると、フラッシュメモリは、上記書き込みデータをバイナリデータレジスタREG1、REG2に取り込んで、2ビットずつ変換論理回路11に転送して4値のデータに変換する(ステップS1)。変換は、aNANDb, NOTb(bの反転), aNORbの順に行なわれる。変換されたデータ(1回目はaNANDb)は、センスラッチ回路13に転送される(ステップS2)。

次のステップ\$3でバイナリデータレジスタREG1, REG2 内のすべてのデータが転送されたか否か判定し、転送が 20 終了したと判定すると、外部のCPUから供給されたX (ロウ)系アドレスと第10図に示す内蔵Yアドレスカウ

(ロワ) 系アドレスと第10図に示す内蔵Yアドレスカウンタ33から出力されるY(カラム) 系アドレスの"1"に対応したビットのメモリセルに所定のパルス幅の書き込みパルスが印加され、書き込みが実行される(ステップS4)。書き込みは、第12図に示すように、ワード線を介してコントロールゲートCGに-10V、ビット線を介してセンス回路からドレインに5V、基板にOVの電圧を印加することで行なわれる。なお、このとき非選択のワード線にはVcc(例えば3.3V)が印加される。これによって、30 ディスターブによるしきい値の変動が抑制される。

次に、書込みレベルに応じたベリファイ電圧(1回目は約3.5V)が書き込み時に選択状態にされたままのワード線に供給され、書き込みパルスが印加されたメモリセルの読み出しが行なわれる。充分に書き込みがなされたメモリセルからは読み出しデータとして"0"が読み出されるが、書き込み不足のメモリセルからは読み出しデータとして"1"が読み出される。従って、読み出されたデータに応じて書き込み終了か書き込み不足かが判る。こ

こで書き込みが終了したビットのセンスラッチ回路13のデータは"0"に反転される(ステップS6)。そして、すべてのセンスラッチ回路13のラッチデータが"0"になったか否か判定し、オール"0"になればその回の書き込みは終了するが、1つでもラッチデータが"1"である書き込み不足のメモリセルがあれば、ステップS7からS4に戻って"1"に対応する書き込み不足のメモリセルに対して再び書き込みパルスが印加される。上記ステップS4~S7を繰り返すことで全てのメモリセルのしきい値が書込みペリファイ電圧以下に下がるよう書込みパルスが繰り返し印加される。これによって、書き込みのなされたメモ

50 リセルは平均で3.2V程度のしきい値を有するようにされ

る。

上記書込みベリファイ動作により全てのメモリセルへの所望のデータの書込みが完了すると、センスラッチ回路13のすべてのデータは"0"になるので、ステップS8へ移行し、すべての書き込みレベルによる書き込み、すなわちデータ"10","01","00"に対する書き込みが終了したか判定する。そして、終了していなければステップS1に戻り、次の演算結果(NOTb)に基づく4値データがメモリセルに書き込まれ、ワード線のベリファイ電圧を変更(2回目は2.5V)してベリファイが行なわれ、書き込みのなされたメモリセルは平均で2.2V程度のしきい値を有するようにされる。その後、第3の演算結果(aNORb)の書込みおよびベリファイ(ベリファイ電圧1.5V)が実行され、書き込みのなされたメモリセルは平均で1.2V程度のしきい値を有するようにされて書込みが終了する。

第6図は、上記書込み及び書込みベリファイ動作時の 制御クロックCLK2とセンスラッチ回路13への書き込みデ ータおよび選択ワード線電位の波形を示す。

一回目の書き込みでは、第1の演算結果 (aNANDb) を センスラッチ回路13に転送後、書込みパルスによりラッ チの値が"1"である選択されたメモリセルに書き込みが なされる。次に、書込みベリファイ電圧としてワード線 に例えば3.5V程度の電圧を供給し、読み出されたデータ が "0"になっているか否かを判定する。しきい値が3.5V より高い場合は、読み出されたデータは"1"となり書込 み不足であることが分かるので、読み出しデータが"0" になるまで書込み動作が繰り返される。次に、第2の演 算結果(NOTb)がセンスラッチ回路13に転送され、書込 みパルスにより、所望のメモリセルに書込み動作が開始 される。書込みベリファイ電圧は、2.5V程度に設定され ており、書き込み不足になっていないか判定し、不足の ときには再書き込みがなされる。最後に、第3の演算結 果 (aNORb) が、センスラッチ回路13に転送され、上記 と同様の手順が行われる。この場合の書込みベリファイ 電圧は1.5V程度である。

上述したように、上記実施例においては、3段階の書込みベリファイのワード線電圧の設定は、消去レベル(約5ポルト)に最も近く設定されたレベル(3.5V)を起点として、以後消去レベルから遠ざかる方向に電圧値が順次変わる(3.5V→2.5V→1.5V)ように制御される。また、上記実施例では、第7図の(B)に示すように、目標とするしきい値が中間もしくは最も低いもの(2.2 V,1.2V)に対しても、最も高いしきい値(3.2V)を目標とするメモリセルへの書き込みを行なう際に同時に書き込みを行なうようにしている。これは本発明の特徴の一つである。これにより多値データの書込み処理時間の増大を最少に抑えることができる。

すなわち、上記した方法以外に書き込み及び書込みべ リファイのワード線電圧の設定方法としては、一回目で 12

3種類のしきい値電圧のうち中間のもの(2.2V)を目標として書き込みを行ない、次に一回目の電圧よりも高いレベル(3.2V)、または低いレベル(1.2V)を目標とするように設定を変更する方法が考えられる。あるいは、第7図の(A)に示すように、目標とするしきい値が同一のメモリセルに対してそれぞれ一括して書き込みを行なう方法が考えられる。しかし、これらの方法は、書込み処理が複雑で時間を要すること、またワード線電圧を変更するためのチャージ・ディチャージのための時間も増加するため、書込み/ベリファイ時間が本実施例よりも大きくなってしまう。

次に、第8図および第9図を用いてメモリセルの読み出し動作について説明する。データの読み出しは、第14図に示すように、ワード線を立ち上げてメモリセルのコントロールゲートCGに3.7V,2.7Vまたは1.7Vのような選択レベルの電圧を、またビット線を介してドレインに1.5Vの電圧を印加することにより行なう。読み出し動作は、読み出しを指令するコマンドがコマンドレジスタ16に書き込まれることにより実行される。

20 読み出し動作が開始されると、まず読み出しレベルを 最も高い3.7Vに設定してワード線を立ち上げる(ステップS11)。すると、選択されたメモリセルにおいて、ワード線読み出し電圧レベルに応じてビット線上にデータが出現するので、ビット線レベルをセンスラッチ回路13により増幅することでデータの読み出しを行なう(ステップS12)。次に、読み出し動作が一回目、二回目かまたは三回目であるかによって以後の処理が分かれる(ステップS13)。すなわち、読み出し動作が一回目のときは、上記センスラッチ回路13内の読み出しデータをバイ30ナリデータレジスタREG1へ転送する(ステップS14)。

そして、センスラッチ回路13内のすべての読み出しデ ータの転送が終了するとステップS15からS11へ戻って、 読み出しレベルを2.7Vに設定して二回目のデータ読出し を行ない、それをバイナリデータレジスタREG2へ転送す る。二回目のデータ読み出しおよび転送が終了すると、 読み出しレベルを1.7Vに設定して三回目のデータ読み出 しを行ない、ステップS13からS16へ移行して読み出しデ ータを直接逆変換論理回路14に転送する。また、上記バ イナリデータレジスタREG1, REG2に保持されているデー 40 夕をそれぞれ1ビットずつ逆変換論理回路14へ転送し、 ここで4値データを2ビットに変換する論理演算を行な う (ステップS17)。そして、センスラッチ回路13内の すべてのデータの転送、変換が終了するまで、上記手順 (S16~S18) を繰り返し、読み出し動作が終了する。上 記データ変換は第2図の演算を実行することにより得ら れる。

第9図には、上記手順に従った読み出し動作中における制御クロックCLK2とセンスラッチ回路13から転送されるデータおよびワード線の読み出しレベルのタイミング が示されている。外部から読み出しコマンドおよびアド

レスが与えられると、読み出し動作が開始され、まず第1の読み出しレベル(3.7V)が設定されてワード線が立ち上げられることにより、ビット線上にデータが出現する。第1のワード線レベルである3.7Vにより出現したデータ "c"はセンスラッチ回路13により読み出され、センスラッチのデータ長であるnビットと同一のデータ幅を有する第1のバイナリデータレジスタREG1にデータが転送される。

次に、ワード線電圧レベルを所定の値だけ下げて第2の読み出しレベ2.7Vに設定して得られたデータ "d"は、第2のバイナリデータレジスタREG2に転送される。ワード線を第3の読み出しレベル1.7Vに下げて得られたデータ "f"は逆変換論理回路14に転送され、上記 "c"、"d"、"f"の4値データが2ビットデータに復元されて外部の例えばCPUに出力される。

第10図には、上記データ変換・逆変換機能回路を同一半導体チップ上に備えた多値フラッシュメモリMDFMの全体の構成例と、これに接続されるコントローラCONTとの関係が示されている。コントローラCONTは、この実施例の多値フラッシュメモリに対しては、アドレス生成機能とコマンド生成機能を備えるだけでよいので汎用マイクロコンピュータを用いることができる。

第10図において、第4図と同一符号が付されている回 路部分は同一の機能を有する回路である。すなわち、RE G1, REG2はコントローラからの2ビットの書き込みデー 夕を取り込むバイナリデータレジスタ、11は取り込まれ た2ビットデータを4値データに変換するデータ変換論 理回路、12はFAMOSのようにフローティングゲートを有 する不揮発性記憶素子がマトリックス状に配設されたメ モリアレイ、13は読み出しデータおよび書き込みデータ を保持するセンスラッチ回路、14はメモリアレイから読 み出された4値データを元の2ビットデータに変換する 逆変換論理回路、16はコントローラCONTから与えられる コマンドを保持するコマンドレジスタ、17はコマンドレ ジスタ16に取り込まれたコマンドコードをデコードする コマンドデコーダ、18は当該コマンドに対応した処理を 実行すべくメモリ内の各回路に対する制御信号を順次形 成して出力するシーケンサである。

特に限定されないが、この実施例の多値フラッシュメモリには2つのメモリアレイが設けられ、それぞれに対応してセンスラッチ回路13が設けられている。各センスラッチ回路13はそれぞれのメモリアレイ内のワード線を共通にする1行分のメモリセルのデータを同時に増幅して保持するように構成されており、2つのセンスラッチ回路13、13に保持された読出しデータは共通のYデコーダ回路15によって選択されて出カレジスタ19へ1ビットずつあるいはバイト等の単位で転送される。出カレジスタ19は保持された読出しデータは、バッファ回路22を介して外部のCPU等へ出力される。第4図の実施例のセンスラッチ回路13はデータを転送する際にシフト動作を行

なうので、シフトレジスタと同様な機能が必要とされるが、第10図のようにYデコーダ回路15でデータを選択する方式としかつこのYデコーダ回路15がクロックにより選択ビットをシフトして行くような構成とすることで、センスラッチ回路13にはシフト機能が不要とすることができる。

この実施例の多値フラッシュメモリには、上記各回路 の他、メモリアレイ12からセンスラッチ13へ読み出され たデータがオール "0"またはオール "1"かを判定するオ 10 一ル判定回路20、コントローラCONTから供給されるリセ ット信号RESやチップ選択信号CE、書き込み制御信号W E、出力制御信号OE、システムクロックSC、コマンド入 力かアドレス入力かを示すためのコマンドイネーブル信 号CDE等の外部制御信号を取り込むバッファ回路21と、 アドレス信号やコマンド信号、データ信号を取り込むバ ッファ回路22や上記外部制御信号に基づいて内部回路に 対する制御信号を形成する内部信号発生回路23、バッフ ァ回路22に取り込まれたアドレスを保持するアドレスレ ジスタ24、入力データを保持するデータレジスタ25、取 20 り込まれたアドレスをデコードしてメモリアレイ12内の ワード線を選択する信号を形成するXアドレスデコーダ 26a, 26bおよびワードドライバ27、基板電位や書き込み 電圧、読み出し電圧、ベリファイ電圧等チップ内部で必 要とされる電圧を発生する内部電源発生回路28、メモリ の動作状態に応じてこれらの電圧の中から所望の電圧を 選択してワードドライバ27等に供給するスイッチング回 路29、内部のクロック(CLK2等)を発生するクロック生 成回路30、クロックを計数して書き込みパルス幅等の時 間を与えるタイマ回路31、シーケンサ16によるメモリの 30 制御状態を示すステータスレジスタ32、Yアドレスを自 動的に更新するYアドレスカウンタ33、不良ビットの位 置(アドレス)を保持する不良アドレスレジスタ34、Y アドレスと不良アドレスとを比較する冗長比較回路35、 アドレスが一致したときに選択メモリ列を切り換える救 済先アドレスを記憶する救済先アドレスレジスタ36等を 備えている。また、この実施例の多値フラッシュメモリ は、外部からアクセスが可能か否かメモリの状態を示す レディ/ビジィ信号R/B*を出力するように構成されて いる。

40 さらに、この実施例の多値フラッシュメモリはディスタープやリテンションによりしきい値のばらつき分布の山(第3図参照)が緩やかになったときにこれを急峻にさせる機能(以下、リフレッシュ機能と称する)を備えている。このリフレッシュ機能は、書き込みや消去と同様に外部からコマンドが与えられることにより働くようにされており、リフレッシュコマンドがコマンドレジスタ16に取り込まれると、マイクロプログラム制御方式のシーケンサ18が起動され、リフレッシュを行なう構成にされている。このリフレッシュ動作については後で詳細50 に説明する。上記オール判定回路20の判定結果を示す信

ファイ電圧(10V.4.3V,0V)及びリフレッシュ電圧(-1 0V, 10V, 3. 7V, 3. 5V, 2. 7V, 2. 5V, 1. 7V, 1. 5V, 0V) となる。

16

号は、シーケンサ18へ供給されるように構成されてお り、リフレッシュモード時にオール判定回路20が読出し データのオール "0"を判定し、判定結果を示す信号がシ ーケンサ18に供給されると、シーケンサ18はリフレッシ ュ動作を停止する。また、データ消去時に、上記オール 判定回路20か読出しデータのオール"1"を判定すると、 シーケンサ18は消去動作を停止するように構成されてい る。

上記スイッチング回路29は、シーケンサ18から発生さ れた各種動作モードに対応した内部制御信号を受けて、 上記内部電源発生回路28で発生された電圧を動作モード に応じて第16図のように構成されたワードドライブ回路 27の電源端子P1, P2に供給する。

また、この実施例においては、Xアドレス系のデコー ダがアドレス信号をプリデコーダ26aとメインデコーダ2 6bで2段階にデコードするプリデコード方式を採用して おり、例えばプリデコーダ26aでXアドレスの上位3ビ ットを先ずデコードして、そのプリデコード信号でワー ドドライバ27を制御して所望のワード線を選択するよう にしている。このようなプリデコード方式を採用するこ とにより、メインデコーダ26bを構成する単位デコーダ をメモリアレイのワード線ピッチに合わせて配置して集 積度を高め、チップサイズを低減できるようになる。

第16図のワードドライバWDRVは、ワード線プリデコー ド方式を採用した場合のもので、論理選択回路LOGS1の 10 出力ノードN1に8個の電圧選択回路VOLS1~VOLS8の入力 を共通接続し、また論理選択回路LOGS2の出力ノードN2 に8個の電圧選択回路VOLS9~VOLS16の入力を共通接続 し、プリデコード信号Xpl, Xpl *~Xp8, Xp8*によって個 々の電圧選択回路を選択するようになっている。信号X M、XNおよびプリデコード信号Xpl, Xpl *~Xp8, Xp8*はア ドレスデコーダXDCR (26b) から供給される。このとき 電圧選択回路VOLS1~VOLS16は、それに対応する論理選 択回路LOGS1または2が選択レベルの選択信号を出力し ても、プリデコード信号にて動作が選択されなければ、 その他の論理選択回路にて非選択とされるものと同一の

なお、上記実施例の多値フラッシュメモリは、第4図 や第10図に示されているように2ビットデータから4値 データへの変換とその逆変換を実行する機能回路11.14 を同一シリコン基板に備えているが、これらの機能を有 する専用のコントローラユニットとして構成する事も可 能である。このようにした場合には、多値固有の機能を フラッシュメモリチップに搭載することがないので、チ ップ面積の増大はなく、また第11図に示すように、複数 のフラッシュメモリMDFMを一つのコントローラユニット CONTにバスBUSで接続して制御するように構成できると いう利点も有している。このコントローラユニットは、 上記データ変換・逆変換機能の他にアドレス生成機能や コマンド生成機能を備えるように構成される。

電圧を選択してワード線に供給しなければならない。 そのために、分離用MOSFETQ56, Q57をプリデコード信

第15図は、ワード線電圧や基板電位Vsubを発生する内 部電源発生回路28と、それらを選択してワードドライブ 回路27等に供給するスイッチング回路29を示したもの、 第16図は、ワードドライブ回路27の構成例を示したもの である。内部電源発生回路28はシーケンサ18から発生さ れた各種動作モードに対応した内部制御信号を受けて必 要なワード線電圧を発生する。ワード線電圧を含む内部 電源発生回路28の構成及び発生した電圧を受けるスイッ チング回路(ワード線電圧切替回路)29の構成は従来の

号にてスイッチ制御するようにする。さらに、当該分離 用MOSFETQ56, Q57がカットオフ状態にされたとき、ワー ド線に対して非選択状態の電圧を出力させるために、上 記分離用MOSFETQ56,Q57と相補的にスイッチ制御されて 出力回路INV2のそれぞれの入力に所定の電圧を供給可能 にするプルアップMOSFETQ58とプルダウンMOSFETQ59とが 設けられている。

増加しただけである。 すなわち、従来の2値のフラッシュメモリで必要なワ ード線電圧は、読み出し電圧 (2.7V, OV) 、書込み電圧 (-10V, OV)、書込みベリファイ電圧(1.5V)、消去電 圧(+10V, 0V)及び消去ベリファイ電圧(4.3V, 0V)の 4種類であるのに対し、本実施例の多値フラッシュメモ リで必要とされるワード線電圧は、読み出し電圧 (3.7) V, 2.7V, 1.7V, 0V) 、書込み電圧 (-10V, 0V) 、書込みペ リファイ電圧(3.5V, 2.5V, 1.5V)、消去および消去ペリ

ものと同様であり、ワード線の電圧値の種類が多値用に

第16図において、上記信号XMは、8本のワード線を一 30 組とする8個のワード線群の中からいずれの群のワード 線を選択するか指示する3ビットの信号とみなされる。 プリデコード信号Xpl, Xpl *~Xp8, Xp8*は各ワード線群 に含まれるいずれのワード線を選択するか指示する相補 信号とみなされる。本実施例に従えば、選択信号SELは ハイレベルが選択レベルとされ、プリデコード信号Xpl. Xp1*~Xp8, Xp8*のそれぞれは、ハイレベル、ロウレベ ルが選択レベルとされる。

上記ワードドライバWDRVの端子P1に供給される電圧は 40 消去、書き込み、ベリファイ、読み出しに使用される5 V, 4. 3V, 3. 7V, 3. 5V, 2. 7V, 2. 5V, 1. 7V, 1. 5V, 0Vのような電 圧Vppであり、端子P2に供給される電圧は書き込み、リ フレッシュに使用される-10Vのような電圧Vee、回路の 接地電位もしくは基準電位としてのOVのような電圧Vss

上記各論理選択回路LOGS1, LOGS2は、各々XデコーダX DCRの信号を反転するインパータ INV1 とその出力を伝達 もしくは遮断するトランスファゲートTG1と、Xデコー タXDCRの信号を伝達もしくは遮断するトランスファゲー 50 トTG2とにより構成されている。

上記電圧選択回路VOLSI~VOLS16はそれぞれ同一構成にされ、その詳細が代表的に示された電圧選択回路VOLS 1のように、端子P3とMOSFETQ52のゲートとの間に設けられたプリデコード信号Xp1*によりスイッチ制御されるNチャンネル型プルアップMOSFETQ58と、端子P4とMOSFE TQ53のゲートとの間に設けられたプリデコード信号Xp1によりスイッチ制御されるPチャンネル型プルアップMOSFETQ59とを備え、さらに分離用MOSFETQ56をプリデコード信号Xp1によりスイッチ制御し、他方の分離用MOSFETQ

57をプリデコード信号Xp1 * によりスイッチ制御するように構成されている。上記端子P3およびP4には、電圧Vc cまたはVssが供給される。

18

次に、第16図のワードドライバWDRVの作用を説明する。表1には各動作モードにおける端子P1~P4の電圧とワード線電圧が示されている。書き込みモード、消去モード、読み出しモードの各々の設定の仕方については説明を省略する。

表 1

	T^{-}	Т	Γ	T	1	T	Г	Γ	Τ	
WORD	g.	Vss	Vss	%ee	γςς	, S	8	\ss	Vss	
80		Vss			Vee			Vss		
20	·	γcc			Vss	,,	Vcc			
<u>~</u> ⊚		ν			Vcc			Vcc		
P4		Vcc			Vss			Vcc		
. 30				×			ر			
ď	Ξ	=	٦	=	×	_	н	Ξ		
ХН	L	н	2	٦	×	1/1	٦	=	2	
UNSELECTED		0	0		0	0		0	0	
SELECTED	0			0			0			
	ERASE				PROGRAM		-	READ		

コマンドにより消去モードが指示されると、端子P1には電圧Vppが、また端子P2にはVss、端子P3およびP4には電圧Vccがそれぞれスイッチング回路29から供給されるとともに、制御信号DEがロウレベルにされる。

また、信号XMが全ビットロウレベルにされることにより、ワード線W1~W8のいずれかを選択することが可能となる。これにより、選択レベル(ハイレベル)の選択信 50 号SELが供給されると、インバータINV1およびトランス

ファゲートTG1を介してノードNIがロウレベルになり、 これがそれぞれの電圧選択回路VOLS1〜VOLS8の入力に与 えられる。消去がされるメモリセルがワード線W1に結合 されているメモリセルである場合、プリデコード信号Xp 1, Xp1 *~Xp8, Xp8*は、そのうちXp1, Xp1*だけがハイ レベル、ロウレベルにされる。

従って、分離用MOSFETQ56, Q57は電圧選択回路VOLS1だけがオン状態とされ、ノードN1の信号は電圧選択回路VOLS1にだけ取り込まれる。このとき、電圧選択回路VOLS1のプルアップMOSFETQ58およびプルダウンMOSFETQ59は、共にカットオフ状態にされる。

その結果、当該電圧選択回路VOLS1のMOSFETQ52,Q53のゲートには上記ノードN1の信号が供給される。これによって、出力回路INV2のMOSFETQ52がオン状態にされて、ワード線W1は端子P1の電圧Vppによって充電され始める。このとき、他方のMOSFETQ53のゲートに供給されるロウレベルは、MOSFETQ57の作用によって当初電圧Vssよりも高いロウレベルにされて、MOSFETQ53は完全にはカットオフされないが、ワード線W1のレベルの上昇に従ってフィードバックMOSFETQ55のコンダクタンスが大きくされることにより、当該MOSFETQ53のゲートが電圧Vssに強制されてMOSFETQ53は完全にカットオフの状態になる。

従って、消去モードにおいて、選択メモリセルが結合 されているワード線W1はVppまで充電される。

選択信号SELが上記のようにハイレベルにされている場合に、ワード線W1のメモリセルQ1が消去非選択のメモリセルであるときには、プリデコード信号Xp1, Xp1*はそれぞれロウレベル、ハイレベルにされる。従って、電圧選択回路VOLS1の分離用MOSFETQ56, Q57は共にオフ状態とされ、ノードN1の信号は電圧選択回路VOLS1に取り込まれない。このとき、電圧選択回路VOLS1のプルアップMOSFETQ58およびプルダウンMOSFETQ59は、共にオン状態にされる。

その結果、当該電圧選択回路VOLS1のMOSFETQ52、Q53の ゲートには端子P3、P4からMOSFETQ58、Q59を介してVcc電 圧が供給され、これによって、出力回路INV2のMOSFETQ5 3がオン状態にされて、ワード線W1は端子P2を介して電 圧Vssに向かって放電され始める。このとき、他方のMOS FETQ52のゲートに供給されるハイレベルは、MOSFETQ58 のしきい値電圧分だけ電圧Vccよりも低いため、MOSFETQ 52は完全にはカットオフされないが、オン状態のMOSFET Q53によってワード線W1のレベルが下がるに従ってフィードバックMOSFETQ54のコンダクタンスが大きくされ、M OSFETQ52のゲートがVppに強制されてMOSFETQ52は完全に カットオフの状態になる。従って、消去モードにおい て、非選択のワード線W1はVssまで放電される。

書き込みモードが指示された場合や読み出しモードが 指示された場合におけるワードドライバ回路WDRVの動作 は、上記書き込みモード時の動作に準じているので詳し い説明は省略するが、スイッチング回路29から端子P1,P2に供給される電圧によって、選択メモリセルにそれぞれ第13図や第14図に示すような電圧が印加されるようにワード線を駆動する。

次に、本発明の多値フラッシュメモリの第2の特徴であるリフレッシュ動作を第17図を用いて説明する。一旦データが書き込まれた多値フラッシュメモリは、第17図の(1)に示されているように、それぞれしきい値のばらつき分布の山がはっきり分かれているが、その後の書ひみ、読み出し、スタンバイ状態等の動作を繰返し実行していると、第17図の(2)のように各しきい値のばらつきが増大する。

その原因としては、たとえばあるメモリセルに隣接したメモリセルが書き込まれると当該メモリセルも弱い書込みが生じるいわゆるディスタープや、スタンバイ時における自然リークによるリテンションなどがある。この現象は1ビットのみを記憶する通常のフラッシュメモリでも生じ得ることであるが、前記実施例のように、各しきい値の間隔が狭い多値フラッシュメモリにおいては誤20動作の原因となるおそれがある。

そこで、本実施例においては、しきい値のばらつき分布の山(第3図参照)が穏やかになったときに、これを 急峻にさせるリフレッシュ動作を実行するようにしてい る。

以下、リフレッシュ動作の手順を説明する。

第18図にリフレッシュ動作の手順をフローチャートで示す。外部のCPU等からリフレッシュコマンドが入力されると、シーケンサ18が起動されて、第18図のフローチャートに従ったリフレッシュ動作が開始される。リフレ30 ッシュ動作が開始されると、先ず、選択されたワード線に接続されたすべてのメモリセルに対して、ワード線より弱い消去パルスを印加する(ステップ521)。この弱い消去パルスの印加により、すべてのメモリセルのしきい値は、第17図の(3)に示すように、高い側に少しシフトする。特に限定されないが、シフト量は0.2V程度である。ここで、弱い消去パルスとは、加えた結果、例えば"10"にあるメモリセルのしきい値が、すぐ上の読み出しレベル3.7Vを上回らないような充分に短いパルスを意味する。パルス幅は、シフトさせたい量に応じて実験40 的に決定する。

第2段階では、ワード線電圧を、記憶データ"10"に対応した読み出しレベル(3.7V)に設定して読み出しを行なう(ステップ\$22)。これにより、各メモリセルのしきい値に応じてデータが読み出され、センスラッチ回路13により増幅、保持される(ステップ\$23)。このときに、ワード線電圧よりも高いしきい値を有するメモリセルに対応するセンスラッチのデータは"1"になり、ワード線電圧よりも低いしきい値を有するメモリセルに対応するセンスラッチのデータは"0"になる。次に、センスラッチのデータを反転させる(ステップ\$24)。この

データ反転は、第20図に示すような構成のセンスラッチ 回路により容易に行なえる(後述)。

次に、上記読み出し(ステップS22)よりも低いベリ ファイ電圧(最初は3.5V)がワード線に設定され、しき い値の判定が実行される(ステップ525)。これによ り、ベリファイ電圧より低いしきい値を有するメモリセ ル (第17図の(4)符号A)に対応するセンスラッチの データは、"1"から"0"に変わる。これに対して、ベリ ファイ電圧よりも高いしきい値を有するメモリセル (第 17図の(4)符号B)に対応したセンスラッチのデータ は"1"のままである。本実施例ではこれを再書込み対象 と判定する。これにより、ステップ\$21での弱い消去で しきい値が高い側にシフトされたときに読み出しレベル (3.7V) に近づき過ぎたメモリセルが特定されたことに なる。なお、このとき最も高いしきい値を有する記憶デ ータ "11" に相当するメモリセル (第17図の (4) 符号 C) に対応したセンスラッチのデータは、上記反転動作 により設定された "0"のままにされる。このような作用 も第20図に示すような構成のセンスラッチ回路により自 動的に行なえる(後述)。

そこで、次に、書き込み電圧を設定してセンスラッチ のデータが"1"であるメモリセル(第17図の(4)符号 B) に対して再書込みを行う(ステップS27)。その 後、書込みレベルに対応したベリファイ電圧を設定して ベリファイを行なう(ステップ\$28,S29)。しきい値が ベリファイ電圧よりも低くなった時点でラッチデータは "1"から "0"に変わる。 すべてのラッチデータが "0"に 変わるまで、書き込みとベリファイを繰り返して"10" データのメモリのリフレッシュ処理は完了する(ステッ プS30)。これによって、"10"データのメモリセルのし きい値のばらつき分布(半値幅)が、第17図の(5)の ように小さくなる。以後、"01"、"00"のデータを記憶 するメモリセルに対しても同様のリフレッシュ処理が実 行される(ステップS31)。さらに、しきい値の分布形 状の幅をより狭くするために、ステップS21~S31を繰り 返し、所定回数終了した時点でリフレッシュが完了する (ステップS32)。

表2には、上記手順に従ってリフレッシュを行なった場合に、第17図の(4)の符号A,B,Cで示されるようなしきい値を有するメモリセルの読み出しを行なったときのセンスラッチ回路の保持データの変化が順に示されている。

=	•
222	

	読出し	反転	ペリファイ	終了時
セルA	0	1	0	0
tルB	0	1	1	0 .
trC	1	0	0	0

第19図は、リフレッシュ動作を実行するタイミングを

示す図である。前述したように、メモリセルのしきい値 のばらつきが拡大する原因としては、隣接メモリセルに 書込み/読み出し動作が実行されると隣のメモリセルに 弱い書込み/消去、読み出し動作が実行されることによ るディスタープと、自然リークによるリテンションとが

24

ディスタープによるしきい値の変動に対するリフレッシュ動作の実行タイミングとして、

- (1) 当該フラッシュメモリがスタンバイ状態 (/RESが 10 ハイレベル) にあり一定回数の書込み/消去、読み出し動作が完了後にリフレッシュ動作を実行する。
 - (2) リセット時にリセット信号 (/RES) が活性化されると直後にリフレッシュを実行する。
 - (3) スタンバイ状態から/RESをロウレベルにすることによりリセット状態になった直後にリフレッシュを実行する。
 - (4) 電源をオフする直前に予め/RESをロウレベルにし、それを感知してリフレッシュを実行する。
- (3) 電源をオンし、/RESをハイレベルにした後、リフ 20 レッシュを実行する。などが考えられる。

一方、リテンションによるしきい値の低下に対する対策としては、電源投入時にダミーサイクルの途中、またはスタンバイ状態で一定周期毎にリフレッシュを実行することが考えられる。これらのリフレッシュタイミングはすべて実行するようにしても良いが、いずれかひとつあるいは幾つかを実行するようにしても良い。

なお、上記に説明したリフレッシュ動作は多値フラッシュメモリに限定されるものではなく、フラッシュメモリの電源電圧が今後低電圧化に移行すると、通常のフラ 30 ッシュメモリでも、しきい値のばらつきの拡大は無視し得なくなるのであって、フラッシュメモリの低電源電圧化対策に有効な機能である。

第20図には、上記メモリアレイ12およびセンスラッチ 回路13の構成例が示されている。メモリアレイ12は、ワード線と直交する方向に配設され選択メモリセルの読出し信号が出力されるビット線BLと平行に配設された共通ドレイン線DLと、共通ソース線SLとの間に、複数(例えば一括消去可能な128本のワード線に対応して128個)のメモリセルMCが並列に接続されたAND型とされている。

40 共通ドレイン線DLはスイッチMOSFET Q1を介して対応するビット線BLに接続可能にされ、また共通ソース線SLはスイッチMOSFET Q2を介して接地点に接続可能にされている。これらのスイッチMOSFET Q1,Q2のゲート制御信号は、Xアドレス信号とリード/ライト制御信号に基づいて形成され、データ読出し時(ベリファイ時を含む)に、Vcc (3.3V) のような電位にされることで、スイッチMOSFET Q1,Q2はオン状態とされ、オン状態のメモリセルを通してビット線を放電する。一方、データ書込み時には、ビット線の書き込み電圧(5V)をメモリセルの50 ドレインに伝えるため、スイッチMOSFET Q1のゲート制

御信号はTVのような電位にされ、Q1がオンされる。この とき共通ソース線SL側のスイッチMOSFET Q2はオフ状態 にされる。

センスラッチ回路13は、各メモリ列に対応して設けられ左右のメモリアレイのビット線間の電位差を増幅する CMOS差動型センスアンプSAにより構成されている。読み出しに先立って選択側のメモリアレイ (図では左側)のビット線はプリチャージMOS (SW21) により1Vのような電位にプリチャージされ、反対側のメモリアレイ内のビット線はプリチャージMOS (SW22) によって0.5Vのような電位にプリチャージされる。

かかるプリチャージ状態でワード線WLが読み出しレベルにされたとき、選択されたメモリセルが高いしきい値を有しているとビット線は1.0Vを維持するが、選択メモリセルが低いしきい値を有していると電流が流れてビット線の電荷が引き抜かれてビット線は0.2Vのような電位になる。この1.0Vまたは0.2Vと反対側のビット線の電位0.5Vとの電位差をセンスアンプSAが検出して増幅することで、読み出しデータがセンスアンプSAに保持される。

上記実施例においては、前述したように、書き込みを 行なうメモリセルが接続されたビット線に対応したセン スラッチ(センスアンプ)に"1"をセットしておいてワ ード線に書き込みパルス (-10V) を印加し、その後書 き込みレベルに応じたベリファイ電圧(1回目は約3.5 V) をワード線に設定して、書き込みパルスが印加され たメモリセルの読み出しを行なう。そして、書き込み不 足のメモリセルからはビット線に読み出しデータとして "1"が読み出されるので、読み出されたデータを見て書 き込み終了か書き込み不足か判定し、書き込みが終了し たビットのセンスラッチ (センスアンプ) のデータを "0"に反転させるようにしている。つまり書き込み不足 のメモリセルに対応したセンスラッチ(センスアンプ) にはデータとして"1"を残しておき、"1"の立っている ビットに対応する書き込み不足のメモリセルに対して再 び書き込みパルスを印加するようにしている。

また、リフレッシュ動作においてもセンスラッチに読み出されたデータを反転し、ベリファイを行なって、"1"の立っているビットに対応するメモリセルに対して書き込みパルスを印加するようにしている。

第20図のセンスラッチ回路においては、上記のような書き込みの際における書き込み終了のメモリセルに対応したセンスアンプのラッチデータの反転および書き込みパルスを印加すべきメモリセルの絞り込みを容易に行なえるようにするため、センスアンプとメモリアレイとの間に4個のスイッチSW11, SW12, SW13, SW14からなる反転制御回路30が設ける等の工夫がなされている。

以下、このセンスラッチ回路の作用について説明する。なお、各ビット線BL上に設けられているスイッチSW 21、SW22はビット線プリチャージ用のスイッチであり、これらは上記スイッチSW11~SW14と共にMOSFETにより構

成される。

データ読み出しに際しては、先ずスイッチSW13をオフさせて第20図に示すように、ビット線BLとセンスアンプSAとを切り離した状態で、スイッチSW21, SW22をオンさせて選択側のビット線BLを1.0Vのようなプリチャージレベルに充電する。

このとき非選択側のビット線は0.5Vのようなレベルに 充電する。また、センスアンプSAはスイッチSW14をオン させてリセット状態にすると共に、0.5Vのような電位を 10 与えておく。さらに、このときスイッチMOSFET Q1,Q2 のゲートにVccのような電圧を与えて、Q1,Q2をオン状態 にさせる。

それから、メモリアレイ12内のいずれか一つのワード線形にを3.7Vのような選択レベルに設定する。すると、しきい値がワード線選択レベルよりも低いメモリセル(例えば第17図のセルA、B)はオン状態にされ、当該セルが接続されているビット線BLは、オン状態のメモリセルを通して共通ソース線SLに向かって電流が流れることによって0.2Vのようなレベルにディスチャージされる。一ち、Lきい値がロード線器相しな出よります。

20 方、しきい値がワード線選択レベルよりも高いメモリセル (例えば第17図のセルC) はオフ状態にされ、当該セルが接続されているビット線BLは1.0Vのプリチャージレベルを維持する。

次に、スイッチSW14をオフさせてセンスアンプSAのリセット状態を解除して活性化させると共に、ビット線BL上のスイッチSW13をオンさせてビット線BLとセンスアンプSAとを接続する。そして、センスアンプSAのPーMOS側に電源電圧Vccを、またNーMOS側に接地電位 (OV) を供給する。それからセンスアンプSAがビット線BL、BL*30 の電位差を充分増幅した後、ビット線BL上のスイッチSW13をオフする。これによって、センスアンプSAは選択側と非選択側のビット線のレベル差を増幅してデータを保持した状態となる。

センスアンプSAのラッチデータを反転させる場合には、スイッチSW13をオフさせて、第21図に示すように、ビット線BLとセンスアンプSAとを切り離した状態で、スイッチSW21、SW22をオンさせて選択側および非選択側のビット線BLをVccーVtn (例えば3.3V-0.6V=2.7V) のようなレベルにプリチャージする。それから、上記スイッチSW21、SW22をオフしかつスイッチSW11をオンさせる。すると、センスアンプSAに保持されているデータに応じて、データが"1"ならスイッチSW12がオンされて、当該ビット線BLはビット線反転レベル(OV)にディスチャージされる。一方、センスアンプSAに保持されているデータが"0"ならスイッチSW12がオフ状態されるため、当該ビット線BLはVccレベルを維持する。つまり、センスアンプSAの保持データの反転レベルが対応するビット線BLにそれぞれ出現する。

ここで、スイッチSW14を一旦オンさせてセンスアンプ 50 SAをリセットさせた後、スイッチSW14をオフさせビット

28

線BL上のスイッチSW13をオンさせてビット線BLとセンスアンプSAとを接続する。この間、センスアンプSAのPーMOS側およびNーMOS側の電源電圧は0.5Vに設定しておく。それから、センスアンプSAのPーMOS側に電源電圧VCCを、またNーMOS側に接地電位(OV)を供給するとともに、ビット線BL上のスイッチSW13をオフする。これによって、センスアンプSAは、第22図に示すように、前記反転データ保持状態のビット線のレベルに応じたデータを保持した状態となる。

すなわち、第17図のセルAおよびBに対応したセンスアンプはハイレベル"1"を保持した状態に、またセルCに対応したセンスアンプはロウレベル"0"を保持した状態となる。いわゆる書き込みベリファイと同じ動作である。従って、ビット線プリチャージは、センスラッチが"H"の所のみ行なわなければならない。そこで、スイッチSW11をオンし、ビット線プリチャージ電圧(1)を1Vにすることで、ビット線BLO,BL1のみ1Vとなる(BL2は前もって0Vにリセットしておく)。

次に、ビット線BL上のスイッチSW13をオフしたままスイッチSW21、SW22をオンさせて、選択側のビット線BLを1.0Vのようなプリチャージレベルに、また非選択側のビット線は0.5Vのようなレベルに充電する。その後、選択ワード線に先の読み出しイレベル(3.7V)よりも若干低い3.5Vのようなベリファイ電圧を印加する。すると、しきい値がワード線選択レベルよりも低いメモリセル(例えば第17図のセルA)はオン状態にされ、当該セルが接続されているビット線BLは0.2Vのようなレベルにディスチャージされる。

一方、しきい値がワード線選択レベルよりも高いメモリセル (例えば第17図のセルB) はオフ状態にされ、当該セルが接続されているビット線BLはプリチャージレベル1Vを維持する。また、このとき最も高いしきい値を有するデータ "11"に相当するメモリセル (第17図のセルC) が接続されたビット線はもともとロウルベルすなわち "0"を保持した状態にあるため、ワード線が選択レベルにされたときにオフ状態であってもロウレベルである(第23図)。

従って、この状態でセンスラッチをリセットした後、ビット線BL上のスイッチSW13をオンさせると、データ "11"に相当するメモリセル (第17図のセルC) が接続されたビット線に対応するセンスアンプおよびワード線選択レベルよりも低いしきい値のメモリセル (第17図のセルA) が接続されたビット線に対応するセンスアンプはロウレベル "0"を保持し、ワード線選択レベルよりも高いしきい値のメモリセル (第17図のセルB) が接続されたビット線に対応するセンスアンプはハイレベル "1"を保持することとなる。本実施例ではこのセンスアンプの保持データを使用して、書き込み動作に移行して選択ワード線に書き込みパルス (-10V) を印加することでセンスアンプの保持データが "1"に対応するメモリセル

のしきい値を下げるようにしている。

書き込みパルス印加後、再びワード線を選択レベルに 設定して読み出しを行なうと、しきい値がワード線ベリ ファイレベルよりも低くなったメモリセルのビット線の レベルはロウレベルすなわち "0"に変わり、書き込み不 足のメモリセルが接続されたビット線はハイレベル"1" を維持する。従って、これをセンスアンプでラッチして 再び書き込みを行なうことでセンスラッチの保持データ が "1"に対応するメモリセルのみしきい値を下げ、しき 10 い値の分布形状を急峻にすることができる。センスアン プSAの保持データは、Yデコーダ15の出力信号によって オン、オフされるいわゆるカラムスイッチおよび共通1/ 0線を経て前述のオール判定回路20に供給され、オール "0"になった否か判定される。そして、オール "0"にな るとデータ"10"のメモリセルに対するリフレッシュ を"終了し、データ"01"、"00"のメモリセルに対する リフレッシュを行う。

なお、前述した書き込みモードにおける書き込み不足 のメモリセルに対する再書き込み動作は、リフレッシュ 30 動作の際のセンスラッチ回路13による上記書き込み動作 と同一である。

以上説明したように、上記実施例においては、データ 書き込み時には複数ビットのデータをデータ変換論理回 路によりそのビットの組合せに応じたデータ(多値デー タ) に変換して、変換されたデータをメモリアレイのビ ット線に接続されたラッチ回路に順次転送し、該ラッチ 回路に保持されたデータに応じて書き込みパルスを生成 して選択状態の記憶素子に印加することで、多値データ に対応したしきい値を有する状態にさせるとともに、デ 30 一夕読み出し時には読み出し電圧をそれぞれのしきい値 の中間に変化させて記憶素子の状態を読み出して多値デ 一夕を記憶するレジスタに転送させて保持させ、該レジ スタに記憶された多値データに基づいて逆データ変換論 理回路により元のデータを復元させるようにしたので、 メモリアレイの周辺回路の規模を比較的小さく押さえる ことができるとともに、書込み動作においては、ワード 線のベリファイ電圧値を消去のためのワード線電圧に近 い側から遠ざかる方向に所定の値だけ順次変更すること により、書込みパルス総数すなわち書込み時間を、ベリ ファイ電圧をランダムに設定する多値フラッシュメモリ の方式と比べて小さくすることができ、短時間での書込 み動作が実現できるという効果がある。

また、メモリアレイ内の記憶素子に対して弱い消去動作を実行した後、ワード線を読み出しレベルよりも低く、且つ、ベリファイレベルよりも高いしきい値を有する記憶素子を検出して該記憶素子のしきい値がベリファイ電圧よりも低い値になるように書込みを実行することで、各入力データに対応して書き込まれた記憶素子のしきい値電圧のばらつき分布形状の広がりを狭くするよう にしたので、ディスタープやリテンション等により広が

った記憶素子のしきい値電圧のばらつき分布形状を書込み完了直後とほぼ同等の急峻な形状に戻すことができる という効果がある。

以上本発明者によってなされた発明を実施例に基づき 具体的に説明したが、本発明は上記実施例に限定される ものではなく、その要旨を逸脱しない範囲で種々変更可 能であることはいうまでもない。例えば、上記実施例で は、一つのメモリセルのしきい値を4段階に設定して4 値のデータを記憶させるようにしているが、しきい値は 3段階あるいは5段階以上に設定することも可能であ る。

また、実施例では、リフレッシュ時の読み出しデータの反転、書き込み対象のメモリセルの絞り込み等をセンスラッチ回路のみを用いて行なえるように構成したが、読み出しデータを保持するレジスタやその内容を反転する等の論理演算を行なって書き込み対象のメモリセルの絞り込みを行なう論理回路を設けるようにしても良い。

さらに、実施例では2ビットデータを4値データに変換する方式およびその逆変換として第1図の(2)に示すような3種類の演算を行なっているが、論理演算は第1図に示すものに限定されず、結果として"1"の立っているビットの個数の異なるデータが得られるものであればよい。また、データ逆変換のための演算も第2図のものに限定されず、元の2ビットデータを復元できるものであればどのような演算であっても良いし演算の種類も

1つでなく2以上であっても良い。

各メモリセルに対する書き込み方式も実施例のように、一旦消去を行なってしきい値を高くした後に書き込みパルスでしきい値を下げる方式に限定されず、書き込みパルスでしきい値を高くする方式等であっても良い。また、実施例では、データ "1"を保持するセンスラッチに対応するメモリセルに書き込みを行なってしきい値を変化させているが、データ "0"を保持するセンスラッチに対応するメモリセルに書き込みを行なってしきい値を変化させるようにしても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である一括消去型フラッシュメモリに適用した場合について説明したが、この発明はそれに限定されるものでなく、FAMOSを記憶素子とする不揮発性記憶装置一般さらには複数のしきい値を有するメモリセルを備えた半導体記憶装置に広く利用することができる。

産業上の利用可能性

以上説明したように、本発明によれば、回路の規模の 20 増大を最少に抑え、かつ短時間で高精度の書込み、読み 出し、消去動作が可能な多値記憶型不揮発性記憶装置を 実現することができるとともに、記憶素子のしきい値ば らつき分布形状を急峻化させ低電圧での安定した動作が 可能な不揮発性記憶装置を実現することができる。

【第2図】


c	0	0	0	1	(誘出レベル大)
, d	0	0	1	1	(読出レベル中)
f	0	1	_ 1	1	(競出レベルト)
d NAND f	1	0	1	1	
G NAND F)NAND T	0	1	0	1	=a
d	0	0	1	1	=b

【筆	1	য়ে)	Ì
בתו	_	o l	i


(1)	第1 <i>デー</i> タ a	0	1	0	1
	第1 <i>デー</i> タ b	0	0	1	1 _
_	2ピットデータ	,00,	'01'	'10'	1111
(2)	第1 演算 (a NAND b)	1	1	1	0
	第2 演 算(NOT b)	1	1	0	0
	第3演算(a NOR b)	1	0	0	0
	1 の個数	3	2	1	0

(3)	データ	しきい値
	'00'	V0-3Va
	'01'	V0-2Va
	10'	V0-Va
	111	VO (二消去レベル)


【第7図】









【第11図】




【第4図】




【第5図】




【第6図】




【第9図】



【第8図】




【第12図】




書込み時の印加電圧の一例


【第10図】



【第13図】




【第14図】




競出し時の印加電圧の一例


【第15図】




【第16図】




【第17図】







【第18図】




【第20図】



【第21図】



【第22図】



【第23図】

